<font id="3tplz"><strike id="3tplz"><meter id="3tplz"></meter></strike></font>

      <var id="3tplz"></var>
      <mark id="3tplz"></mark>
      <var id="3tplz"></var>

            <mark id="3tplz"></mark>

            <mark id="3tplz"></mark>
              <mark id="3tplz"></mark>
                <mark id="3tplz"><em id="3tplz"></em></mark>
                <mark id="3tplz"><pre id="3tplz"></pre></mark>
                  上海 江蘇 浙江 安徽 PCB培訓 郵箱登陸 聯(lián)系我們
                  緯亞聯(lián)系電話(huà):0512-57933566
                  高速PCB設計工藝要點(diǎn)服務(wù)

                  聯(lián)系我們

                  昆山緯亞PCB生產(chǎn)基地聯(lián)系方式
                  昆山緯亞智能科技有限公司

                  公司地址:昆山市周市鎮宋家港路259號
                  公司電話(huà)Tel:0512-50139595
                  電子郵件Email: steven@pcbvia.com

                  首頁(yè)  技術(shù)支持  資料中心高速PCB設計工藝要點(diǎn)

                  高速PCB設計工藝要點(diǎn)

                  發(fā)布時(shí)間:2016-08-12 11:06:24 分類(lèi):資料中心

                   高速PCB設計是一個(gè)相對復雜的過(guò)程,由于高速PCB設計中需要充分考慮信號、阻抗、傳輸線(xiàn)等眾多技術(shù)要素,常常成為PCB設計初學(xué)者的一大難點(diǎn),本文提供的幾個(gè)關(guān)于高速PCB設計的基本概念及技術(shù)要點(diǎn)將為初學(xué)者提供一些技術(shù)參考。

                    1、什么是高速電路

                    通常認為如果數字邏輯電路的頻率達到或者超過(guò)45MHZ~50MHZ,而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統一定的份量(比如說(shuō)1/3),就稱(chēng)為高速電路。

                    實(shí)際上,信號邊沿的諧波頻率比信號本身的頻率高,是信號快速變化的上升沿與下降沿(或稱(chēng)信號的跳變)引發(fā)了信號傳輸的非預期結果。因此,通常約定如果線(xiàn)傳播延時(shí)大于1/2數字信號驅動(dòng)端的上升時(shí)間,則認為此類(lèi)信號是高速信號并產(chǎn)生傳輸線(xiàn)效應。

                    信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間,如上升或下降時(shí)間。信號從驅動(dòng)端到接收端經(jīng)過(guò)一段固定的時(shí)間,如果傳輸時(shí)間小于1/2的上升或下降時(shí)間,那么來(lái)自接收端的反射信號將在信號改變狀態(tài)之前到達驅動(dòng)端。反之,反射信號將在信號改變狀態(tài)之后到達驅動(dòng)端。如果反射信號很強,疊加的波形就有可能會(huì )改變邏輯狀態(tài)。

                    2、高速信號的確定

                    上面我們定義了傳輸線(xiàn)效應發(fā)生的前提條件,但是如何得知線(xiàn)延時(shí)是否大于1/2驅動(dòng)端的信號上升時(shí)間? 一般地,信號上升時(shí)間的典型值可通過(guò)器件手冊給出,而信號的傳播時(shí)間在PCB設計中由實(shí)際布線(xiàn)長(cháng)度決定。下圖為信號上升時(shí)間和允許的布線(xiàn)長(cháng)度(延時(shí))的對應關(guān)系。

                    PCB 板上每單位英寸的延時(shí)為 0.167ns.。但是,如果過(guò)孔多,器件管腳多,網(wǎng)線(xiàn)上設置的約束多,延時(shí)將增大。通常高速邏輯器件的信號上升時(shí)間大約為0.2ns。如果板上有GaAs芯片,則大布線(xiàn)長(cháng)度為7.62mm。

                    設Tr 為信號上升時(shí)間, Tpd 為信號線(xiàn)傳播延時(shí)。如果Tr≥4Tpd,信號落在安全區域。如果2Tpd≥Tr≥4Tpd,信號落在不確定區域。如果Tr≤2Tpd,信號落在問(wèn)題區域。對于落在不確定區域及問(wèn)題區域的信號,應該使用高速布線(xiàn)方法。

                  來(lái)源:高速PCB設計工藝要點(diǎn)

                  瀏覽"高速PCB設計工藝要點(diǎn)"的人還關(guān)注了

                  版權所有:昆山緯亞電子科技有限公司      技術(shù)支持:李麟
                  Ⅹ╳╳╳国语对白熟女,国产成人女人精品毛片在线,大陆无码杂交在线视频,午夜av激情四射小说电影